APECS – Advanced Packaging and Heterogeneous Integration for Electronic Components and Systems

Als Teil des EU Chips Act stellt die APECS-Pilotlinie einen großen Fortschritt bei der Stärkung der europäischen Halbleiterfertigungskapazitäten und der Chiplet-Innovation dar. Indem die APECS-Pilotlinie großen Industrieunternehmen, KMU und Start-ups einen leichteren Zugang zu Spitzentechnologie ermöglicht, wird sie eine solide Grundlage für widerstandsfähige und robuste europäische Halbleiterlieferketten schaffen.

Im Rahmen von APECS arbeiten die in der Forschungsfabrik Mikroelektronik Deutschland (FMD) zusammengeschlossenen Institute eng mit anderen europäischen Partnern zusammen und leisten so einen wichtigen Beitrag zu den Zielen der Europäischen Union, die technologische Widerstandsfähigkeit zu erhöhen, die grenzüberschreitende Zusammenarbeit zu stärken und die globale Wettbewerbsfähigkeit im Bereich der Halbleitertechnologien zu verbessern.

Als ein in der FMD kooperierendes Institut entwickelt das Fraunhofer IAF im Rahmen von APECS neuartige Chiplets auf Basis der hybriden Halbleitermaterialsysteme Indiumgalliumarsenid-auf-Silizium (InGaAs-auf-Si) und Galliumnitrid-auf-Siliziumcarbid (GaN-auf-SiC) sowie Microbump-Interposer. Diese Technologien eignen sich aufgrund herausragender Werte in zentralen Parametern wie Rauschen, Ausgangsleistung und Effizienz besonders gut für Hochfrequenzanwendungen und versprechen Innovationen in der Messtechnik, Kommunikation, Radartechnik und Sensorik.

• Durch die Bündelung des Know-hows von zehn europäischen Partnern wird APECS Dienstleistungen, Fähigkeiten und Schulungen für europäische Unternehmen und Forschungseinrichtungen anbieten, um Chips und weitere fortschrittliche elektronische Komponenten in neuartige elektronische Systeme zu integrieren und zu verpacken.
• Durch die Bündelung der Kräfte der führenden europäischen RTOs wird die zu entwickelnde Kompetenzplattform neuartige Charakterisierungs-, Qualitätssicherungs-, Test- und Zuverlässigkeitsmethoden sowie einen System-Technology-Co-Optimization (STCO)-Entwurfsrahmen zur Gewährleistung von Qualität, Zuverlässigkeit, Sicherheit, umweltfreundlicher Fertigung und schnellem Produktionsanlauf in Zusammenarbeit mit Fertigungsunternehmen umfassen.

Der Schwerpunkt von APECS liegt auf der Verknüpfung von anwendungsorientierter Forschung mit innovativen Entwicklungen im Bereich der heterogenen Integration, insbesondere mit neuen Chiplet-Technologien. Indem es über die konventionellen System-in-Package-Methoden (SiP) hinausgeht, wird APECS robuste und zuverlässige heterogene Systeme liefern und die Innovationskapazität der europäischen Halbleiterindustrie erheblich steigern.